填空題勢壘電容反映的是PN結(jié)的()電荷隨外加電壓的變化率。PN結(jié)的摻雜濃度越高,則勢壘電容就越();外加反向電壓越高,則勢壘電容就越()。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
摻雜后退火時間一般在()。
題型:單項(xiàng)選擇題
影響封裝芯片特性的溫度有()。
題型:多項(xiàng)選擇題
消除鳥嘴效應(yīng)的方法有()。
題型:多項(xiàng)選擇題
光刻工藝對準(zhǔn)誤差包括()。
題型:多項(xiàng)選擇題
CMP的設(shè)備構(gòu)成包括()。
題型:多項(xiàng)選擇題
進(jìn)行溝槽填充常用的金屬材料是()。
題型:單項(xiàng)選擇題
多層陶瓷基板多層化的方法包括()。
題型:多項(xiàng)選擇題
常壓的硅外延方法有()。
題型:多項(xiàng)選擇題
硅暴露在空氣中,在室溫下即可產(chǎn)生二氧化硅層,厚度約為()。
題型:單項(xiàng)選擇題
三光檢查主要是檢查芯片粘貼和引線焊接之后有無各種廢品。
題型:判斷題