設(shè)計(jì)一個(gè)8位計(jì)數(shù)器。

設(shè)計(jì)一個(gè)3‐8譯碼器。

下面是一個(gè)三態(tài)門的程序，其中使能端為en，低電平時(shí)，三態(tài)門屬于高阻狀態(tài)。請(qǐng)把缺少的部分補(bǔ)充完整。

四位全加器程序如下，補(bǔ)全程序。

8-3編碼器的真值表如下表所示，完成整個(gè)程序的編寫。

編寫一個(gè)帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。

設(shè)計(jì)一個(gè)觸發(fā)器。

同步D觸發(fā)器的程序如下，補(bǔ)全程序。

設(shè)計(jì)一個(gè)同步清零D觸發(fā)器。

觸發(fā)器設(shè)計(jì)程序如下，補(bǔ)全程序。