您可能感興趣的試卷
你可能感興趣的試題
A.變化緩慢的交流信號或極性不變的直流信號
B.高頻信號
C.大電壓
D.大電流
A.開環(huán)電壓放大倍數(shù)為有限值
B.集成運算放大器在線性使用時，之所以有虛短的結(jié)論，是因為開環(huán)電壓放大倍數(shù)AVDO為∞
C.集成運算放大器的輸入阻抗無窮大和輸出阻抗為0
D.集成運算放大器在線性使用時，之所以有虛斷的結(jié)論，是因為輸入阻抗R1為∞
最新試題
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?CG放大器的性能描述合理的是（）。
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
?verilog語法中，間隔符號主要包括（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）