<sup id="24see"><samp id="24see"></samp></sup>

<fieldset id="24see"></fieldset>

<xmp id="24see"><tfoot id="24see"></tfoot></xmp>

<del id="24see"><center id="24see"></center></del>

網(wǎng)站首頁考試題庫熱門試題智能家居網(wǎng)課試題

大學(xué)試題

題庫首頁每日一練章節(jié)練習(xí)

計算機科學(xué)verilog判斷題每日一練(2020.03.25)

來源：考試資料網(wǎng)

1.問答題編程實現(xiàn)帶同步清0、同步置1的D觸發(fā)器。

參考答案：

2.填空題Verilog 語言規(guī)定的兩種主要的數(shù)據(jù)類型分別是 wire(或 net) 和 reg 。程序模塊中輸入，輸出信號的缺省類型為（）。

參考答案：wire(或 net)

3.問答題 下面是通過case語句實現(xiàn)四選一電路部分程序，將橫線上的語句補上，使程序形成完整功能。

參考答案：case（{s1，s0}）
2’b00：out=i0；
2’b01：out=...

點擊查看完整答案

4.問答題設(shè)計一個D觸發(fā)器。

參考答案：

5.問答題設(shè)計一款4位2進(jìn)制計數(shù)器（輸入輸出端自由命名）。

參考答案：

<ul id="oas0s"></ul>

<xmp id="oas0s"><tfoot id="oas0s"></tfoot></xmp>