<strike id="cs6qm"></strike>
<strike id="cs6qm"><input id="cs6qm"></input></strike>
<strike id="cs6qm"><menu id="cs6qm"></menu></strike>
<strike id="cs6qm"><input id="cs6qm"></input></strike>
網(wǎng)站首頁
考試題庫
在線模考
智能家居
網(wǎng)課試題
問&答
熱門試題
登錄 |
注冊
網(wǎng)站首頁
考試題庫
熱門試題
智能家居
網(wǎng)課試題
大學(xué)試題
題庫首頁
每日一練
章節(jié)練習(xí)
計算機科學(xué)verilog報關(guān)編碼每日一練(2020.03.25)
來源：考試資料網(wǎng)
1.問答題
用verilog語言編寫一個4選1多路選擇器。
參考答案：
2.問答題
設(shè)計一奇偶校驗位生成電路，輸入八位總線信號bus，輸出及校驗位odd，偶校驗位even。
參考答案：
3.問答題
編程實現(xiàn)帶異步清0、異步置1的D觸發(fā)器。
參考答案：
4.問答題
設(shè)計一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計數(shù)器，時鐘clk上升沿有效），復(fù)位信號clr，置數(shù)信號load、輸入數(shù)據(jù)data、輸出qout。
參考答案：
5
下列代碼描述中，不能產(chǎn)生時序邏輯的（）
點擊查看答案
