單項(xiàng)選擇題通過定域、定量擴(kuò)散摻雜,不能實(shí)現(xiàn)的目的是()。?
A.改變半導(dǎo)體導(dǎo)電類型
B.改變電阻率
C.形成PN結(jié)
D.形成隔離
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題集成電路版圖設(shè)計(jì)中不是MOS管的可變參數(shù)是()。?
A.柵長(gate_length)
B.氧化層厚度
C.柵寬(gate_width)
D.柵指數(shù)(gates)
2.單項(xiàng)選擇題集成電路版圖設(shè)計(jì)規(guī)則(Design Rules)沒有提供的規(guī)則是()。
A.各層的最小寬度
B.層與層之間的最小間距
C.摻雜濃度
D.層與層之間的最小交疊
3.單項(xiàng)選擇題集成電路版圖設(shè)計(jì)規(guī)則(Design Rules)文件是由()制定提供的。?
A.Foundry(集成電路制造公司)
B.集成電路設(shè)計(jì)公司
C.集成電路測試公司
D.集成電路封裝公司
4.單項(xiàng)選擇題以下不是版圖驗(yàn)證的流程是()。?
A.DRC
B.ERC
C.CLVS
D.P&R
5.單項(xiàng)選擇題以下集成電路版圖(Layout)設(shè)計(jì)技術(shù)及方法,不正確的是()。
A.版圖設(shè)計(jì)之前需要科學(xué)規(guī)劃
B.合理設(shè)計(jì)金屬連線的寬度
C.襯底應(yīng)該保證良好的接地
D.電路中較長的走線,不需要考慮到電阻效應(yīng)
最新試題
電子封裝是指對電路芯片進(jìn)行包裝,進(jìn)而保護(hù)電路芯片,以免其受到外界環(huán)境影響的包裝。
題型:判斷題
下面關(guān)于PBGA器件的優(yōu)缺點(diǎn),說法錯(cuò)誤的是()。
題型:單項(xiàng)選擇題
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個(gè)數(shù)。
題型:判斷題
常規(guī)芯片封裝生產(chǎn)過程包括粘裝和引線鍵合兩個(gè)工序,而倒裝芯片則合二為一。
題型:判斷題
WLCSP技術(shù)最根本的優(yōu)點(diǎn)是IC到PCB之間的電感很大。
題型:判斷題
通常芯片上的引出端焊盤是排列在管芯片附近的方形()。
題型:單項(xiàng)選擇題
關(guān)于電子封裝基片的性質(zhì),說法錯(cuò)誤的是()。
題型:單項(xiàng)選擇題
鍵合工藝失效,焊盤產(chǎn)生彈坑的原因有()。
題型:多項(xiàng)選擇題
下面不屬于QFP封裝改進(jìn)品質(zhì)的是()。
題型:單項(xiàng)選擇題
使用3D封裝技術(shù)可以實(shí)現(xiàn)40~50倍的成品尺寸和重量的減少。
題型:判斷題