多項選擇題下列關(guān)于多米諾邏輯的表述正確的有（）。

A.一級多米諾邏輯由一個動態(tài)邏輯門和一個靜態(tài)反相邏輯門串聯(lián)而成
B.彼此串聯(lián)的一組多米諾邏輯的預(yù)充和求值是并行進行的，因此速度很快
C.多米諾邏輯工作的最高時鐘頻率主要由各級門的求值時間之和決定
D.為了提高性能，多米諾邏輯中的輸出反相器往往采用high-skew反相器


您可能感興趣的試卷

你可能感興趣的試題

1.單項選擇題傳輸管邏輯的噪聲容限等于（）。

A.VDD/2
B.閾值電壓VT
C.VDD
D.VDD-VT

2.單項選擇題互補CMOS 2輸入與非門和偽NMOS 2輸入與非門相比，正確的表述是（）。

A.互補CMOS邏輯門的下降速度更快，靜態(tài)功耗更高
B.互補CMOS邏輯的下降速度更快，靜態(tài)功耗更低
C.偽NMOS邏輯的下降速度更快，靜態(tài)功耗更高
D.偽NMOS邏輯的下降速度更快，靜態(tài)功耗更低

3.多項選擇題增加去耦電容可以抑制Ldi/dt效應(yīng)，那么芯片內(nèi)部去耦電容正確的放置方式是（）。

A.在芯片當(dāng)中的任一位置上放置一個電容
B.靠近大的驅(qū)動器的地方應(yīng)該放置去耦電容
C.電源線下方應(yīng)該放置去耦電容
D.盡量遠(yuǎn)離要穩(wěn)定的電源電壓的電路

4.單項選擇題芯片中通常把電源線和地線布線成縱橫交錯的網(wǎng)格狀，以降低IR drop，其原理是（）。

A.可以減小各處電路的電源/地線上的寄生電阻
B.可以減小流過電源/地線上的電流
C.可以使得芯片各處的電源/地線上的寄生電阻相等
D.增大導(dǎo)線的對地電容，濾除電壓的波動

5.多項選擇題下列情形中會使得存在電容串?dāng)_時受害信號線受到更大干擾的是（）。

A.耦合電容更大
B.干擾信號擺幅大
C.受害信號線是低阻抗節(jié)點（被低的驅(qū)動電阻驅(qū)動）
D.干擾信號翻轉(zhuǎn)速度快