A.互補CMOS邏輯門的下降速度更快,靜態(tài)功耗更高
B.互補CMOS邏輯的下降速度更快,靜態(tài)功耗更低
C.偽NMOS邏輯的下降速度更快,靜態(tài)功耗更高
D.偽NMOS邏輯的下降速度更快,靜態(tài)功耗更低
您可能感興趣的試卷
你可能感興趣的試題
A.在芯片當中的任一位置上放置一個電容
B.靠近大的驅(qū)動器的地方應(yīng)該放置去耦電容
C.電源線下方應(yīng)該放置去耦電容
D.盡量遠離要穩(wěn)定的電源電壓的電路
A.可以減小各處電路的電源/地線上的寄生電阻
B.可以減小流過電源/地線上的電流
C.可以使得芯片各處的電源/地線上的寄生電阻相等
D.增大導(dǎo)線的對地電容,濾除電壓的波動
A.耦合電容更大
B.干擾信號擺幅大
C.受害信號線是低阻抗節(jié)點(被低的驅(qū)動電阻驅(qū)動)
D.干擾信號翻轉(zhuǎn)速度快
A.1
B.2
C.3
D.0
A.集總電容模型
B.分布rc模型
C.集總RC模型
D.看作理想導(dǎo)線
最新試題
使用3D封裝技術(shù)可以實現(xiàn)40~50倍的成品尺寸和重量的減少。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個數(shù)。
下面不屬于QFP封裝改進品質(zhì)的是()。
下列對焊接可靠性無影響的是()。
制造和封裝工藝過程中的材料性能是決定材料應(yīng)用的關(guān)鍵,制造性能主要包括()。
通常芯片上的引出端焊盤是排列在管芯片附近的方形()。
引線鍵合的目的是將金線鍵合在晶片、框架或基板上。
鍵合點根部容易發(fā)生微裂紋,原因可能是鍵合操作中機械疲勞,也可能是溫度循環(huán)導(dǎo)致熱應(yīng)力疲勞。
下列關(guān)于BGA球柵陣列的優(yōu)缺點,說法正確的是()。
鍵合工藝失效,,鍵合點尾絲不一致,可能產(chǎn)生的原因有()。