A.指數(shù)
B.平方
C.線性
您可能感興趣的試卷
你可能感興趣的試題
A.溝道長(zhǎng)度L縮短
B.晶體管的VDS增大
C.源端電位升高（襯底接地）
D.增加襯底摻雜濃度
根據(jù)下圖所示的MOS管版圖，可知下列幾個(gè)寄生電容與溝道寬度W成正比的有（粉色為多晶硅層，綠色為有源區(qū)層，黑色為接觸孔層，深綠色為金屬層）（）。
A.柵與源漏區(qū)的耦合電容
B.擴(kuò)散區(qū)的底板電容
C.柵-溝道電容
D.擴(kuò)散區(qū)的側(cè)壁電容
下圖是短溝增強(qiáng)型NMOS管的一階手工分析模型的源漏電流-源漏電壓關(guān)系圖，L1、L2和L3三條虛線把晶體管的工作區(qū)劃分為三個(gè)區(qū)域（分別用I、II、III表示），它們分別對(duì)應(yīng)線性區(qū)（電阻區(qū)）、速度飽和區(qū)和飽和區(qū)。下列工作區(qū)名稱對(duì)應(yīng)關(guān)系正確的是（）。
A.I-線性區(qū)，II-飽和區(qū)，III-速度飽和區(qū)
B.I-速度飽和區(qū)，II-飽和區(qū)，III-速度飽和區(qū)
C.I-截止區(qū)，II-速度飽和區(qū)，III-飽和區(qū)
D.I-線性區(qū)，II-速度飽和區(qū)，III-飽和區(qū)
A.多晶硅和襯底半導(dǎo)體材料之間的功函數(shù)差的絕對(duì)值增大
B.柵極氧化層厚度變?。▎挝幻娣e的柵氧化層電容增大）
C.氧化層中的表面電荷（正電荷）減少
D.在溝道區(qū)人工注入p型雜質(zhì)離子使得單位面積的電荷密度升高
下圖的版圖中NMOS管在（）邊，PMOS管在（）邊。
A.左，右
B.右，左
C.左，左
D.右，右
最新試題
通常芯片上的引出端焊盤是排列在管芯片附近的方形（）。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大，所以在封裝體的邊緣可以容納更多的引腳個(gè)數(shù)。
下面不屬于QFP封裝改進(jìn)品質(zhì)的是（）。
制造和封裝工藝過程中的材料性能是決定材料應(yīng)用的關(guān)鍵，制造性能主要包括（）。
鍵合點(diǎn)根部容易發(fā)生微裂紋，原因可能是鍵合操作中機(jī)械疲勞，也可能是溫度循環(huán)導(dǎo)致熱應(yīng)力疲勞。
鍵合工藝失效，焊盤產(chǎn)生彈坑的原因有（）。
關(guān)于電子封裝基片的性質(zhì)，說法錯(cuò)誤的是（）。
QFP的結(jié)構(gòu)形式因帶有引線框（L/F），對(duì)設(shè)定的電性能無法調(diào)整，而BGA可以通過芯片片基結(jié)構(gòu)的變更，得到所需的電性能。
WLCSP技術(shù)最根本的優(yōu)點(diǎn)是IC到PCB之間的電感很大。
在近十年由于材料和設(shè)備的發(fā)展，同時(shí)伴隨電子產(chǎn)品功能的日益增強(qiáng)，（）再次來到大眾視線