A.溝道長度L縮短
B.晶體管的VDS增大
C.源端電位升高(襯底接地)
D.增加襯底摻雜濃度
您可能感興趣的試卷
你可能感興趣的試題
根據(jù)下圖所示的MOS管版圖,可知下列幾個寄生電容與溝道寬度W成正比的有(粉色為多晶硅層,綠色為有源區(qū)層,黑色為接觸孔層,深綠色為金屬層)()。
A.柵與源漏區(qū)的耦合電容
B.擴散區(qū)的底板電容
C.柵-溝道電容
D.擴散區(qū)的側(cè)壁電容
下圖是短溝增強型NMOS管的一階手工分析模型的源漏電流-源漏電壓關(guān)系圖,L1、L2和L3三條虛線把晶體管的工作區(qū)劃分為三個區(qū)域(分別用I、II、III表示),它們分別對應(yīng)線性區(qū)(電阻區(qū))、速度飽和區(qū)和飽和區(qū)。下列工作區(qū)名稱對應(yīng)關(guān)系正確的是()。
A.I-線性區(qū),II-飽和區(qū),III-速度飽和區(qū)
B.I-速度飽和區(qū),II-飽和區(qū),III-速度飽和區(qū)
C.I-截止區(qū),II-速度飽和區(qū),III-飽和區(qū)
D.I-線性區(qū),II-速度飽和區(qū),III-飽和區(qū)
A.多晶硅和襯底半導(dǎo)體材料之間的功函數(shù)差的絕對值增大
B.柵極氧化層厚度變?。▎挝幻娣e的柵氧化層電容增大)
C.氧化層中的表面電荷(正電荷)減少
D.在溝道區(qū)人工注入p型雜質(zhì)離子使得單位面積的電荷密度升高
下圖的版圖中NMOS管在()邊,PMOS管在()邊。
A.左,右
B.右,左
C.左,左
D.右,右
在下面的晶體管剖面圖中依次標(biāo)出各個編號所指的部位對應(yīng)的MOS管的結(jié)構(gòu)名稱和此晶體管的類型,表述正確的是()。
A.柵、源/漏區(qū)、源/漏區(qū)、襯底、NMOS
B.襯底、源/漏區(qū)、源/漏區(qū)、柵、PMOS
C.柵、源/漏區(qū)、源/漏區(qū)、襯底、PMOS
D.源/漏區(qū)、柵、襯底、源/漏區(qū)、NMOS
最新試題
WLCSP技術(shù)最根本的優(yōu)點是IC到PCB之間的電感很大。
為了獲得好的性能,塑封料的電學(xué)性必須得到控制。
鍵合工藝失效,焊盤產(chǎn)生彈坑的原因有()。
去毛飛邊工藝指的是將芯片多余部分進行有效的切除。
凸點的制作技術(shù)有()。
鍵合常用的劈刀形狀,下列說法正確的是()。
按照芯片組裝方式的不同,關(guān)于SiP的分類,說法錯誤的是()。
以下不屬于打碼目的的是()。
去飛邊毛刺工藝主要有介質(zhì)去飛邊毛刺、溶劑去飛邊毛刺、水去飛邊毛刺。
使用3D封裝技術(shù)可以實現(xiàn)40~50倍的成品尺寸和重量的減少。