下圖是短溝增強(qiáng)型NMOS管的一階手工分析模型的源漏電流-源漏電壓關(guān)系圖,L1、L2和L3三條虛線把晶體管的工作區(qū)劃分為三個(gè)區(qū)域(分別用I、II、III表示),它們分別對(duì)應(yīng)線性區(qū)(電阻區(qū))、速度飽和區(qū)和飽和區(qū)。下列工作區(qū)名稱對(duì)應(yīng)關(guān)系正確的是()。
A.I-線性區(qū),II-飽和區(qū),III-速度飽和區(qū)
B.I-速度飽和區(qū),II-飽和區(qū),III-速度飽和區(qū)
C.I-截止區(qū),II-速度飽和區(qū),III-飽和區(qū)
D.I-線性區(qū),II-速度飽和區(qū),III-飽和區(qū)
您可能感興趣的試卷
你可能感興趣的試題
A.多晶硅和襯底半導(dǎo)體材料之間的功函數(shù)差的絕對(duì)值增大
B.柵極氧化層厚度變?。▎挝幻娣e的柵氧化層電容增大)
C.氧化層中的表面電荷(正電荷)減少
D.在溝道區(qū)人工注入p型雜質(zhì)離子使得單位面積的電荷密度升高
下圖的版圖中NMOS管在()邊,PMOS管在()邊。
A.左,右
B.右,左
C.左,左
D.右,右
在下面的晶體管剖面圖中依次標(biāo)出各個(gè)編號(hào)所指的部位對(duì)應(yīng)的MOS管的結(jié)構(gòu)名稱和此晶體管的類型,表述正確的是()。
A.柵、源/漏區(qū)、源/漏區(qū)、襯底、NMOS
B.襯底、源/漏區(qū)、源/漏區(qū)、柵、PMOS
C.柵、源/漏區(qū)、源/漏區(qū)、襯底、PMOS
D.源/漏區(qū)、柵、襯底、源/漏區(qū)、NMOS
A.體積小、重量輕
B.單位功能的制造成本低
C.性能高
D.可靠性高
E.功能更豐富
當(dāng)S4=1,其余位均為0時(shí),D7D6D5D4D3D2D1D0移位結(jié)果是()。
A.B3B2B1B0B7B6B5B4
B.B5B4B3B2B1B0B7B6
C.B4B3B2B1B0B7B6B5
D.B2B1B0B7B6B5B4B3
最新試題
按照芯片組裝方式的不同,關(guān)于SiP的分類,說法錯(cuò)誤的是()。
制造和封裝工藝過程中的材料性能是決定材料應(yīng)用的關(guān)鍵,制造性能主要包括()。
凸點(diǎn)的制作技術(shù)有()。
鍵合點(diǎn)根部容易發(fā)生微裂紋,原因可能是鍵合操作中機(jī)械疲勞,也可能是溫度循環(huán)導(dǎo)致熱應(yīng)力疲勞。
去飛邊毛刺工藝主要有介質(zhì)去飛邊毛刺、溶劑去飛邊毛刺、水去飛邊毛刺。
以下不屬于打碼目的的是()。
下面關(guān)于PBGA器件的優(yōu)缺點(diǎn),說法錯(cuò)誤的是()。
AUBM的形成可以采用()方法。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個(gè)數(shù)。
常規(guī)芯片封裝生產(chǎn)過程包括粘裝和引線鍵合兩個(gè)工序,而倒裝芯片則合二為一。