你可能感興趣的試題

A.I-線性區(qū)，II-飽和區(qū)，III-速度飽和區(qū)
B.I-速度飽和區(qū)，II-飽和區(qū)，III-速度飽和區(qū)
C.I-截止區(qū)，II-速度飽和區(qū)，III-飽和區(qū)
D.I-線性區(qū)，II-速度飽和區(qū)，III-飽和區(qū)

A.多晶硅和襯底半導(dǎo)體材料之間的功函數(shù)差的絕對值增大
B.柵極氧化層厚度變?。▎挝幻娣e的柵氧化層電容增大）
C.氧化層中的表面電荷（正電荷）減少
D.在溝道區(qū)人工注入p型雜質(zhì)離子使得單位面積的電荷密度升高

A.左，右
B.右，左
C.左，左
D.右，右

A.柵、源/漏區(qū)、源/漏區(qū)、襯底、NMOS
B.襯底、源/漏區(qū)、源/漏區(qū)、柵、PMOS
C.柵、源/漏區(qū)、源/漏區(qū)、襯底、PMOS
D.源/漏區(qū)、柵、襯底、源/漏區(qū)、NMOS

A.體積小、重量輕
B.單位功能的制造成本低
C.性能高
D.可靠性高
E.功能更豐富

A.B3B2B1B0B7B6B5B4
B.B5B4B3B2B1B0B7B6
C.B4B3B2B1B0B7B6B5
D.B2B1B0B7B6B5B4B3

A.ROM
B.SRAM
C.STT MRAM
D.FLASH

A.2
B.1.5
C.e
D.5

A.
B.
C.
D.

A.隔離環(huán)中設(shè)計了良好的電源、地接觸
B.防止觸發(fā)CMOS結(jié)構(gòu)的寄生可控硅效應(yīng)燒毀電路
C.版圖采用了多柵并聯(lián)結(jié)構(gòu)，源漏區(qū)的金屬引線設(shè)計成叉指狀結(jié)構(gòu)
D.PMOS管的尺寸比NMOS管小，這樣可使倒相器的輸出波形對稱