A.是否有時(shí)鐘信號(hào)
B.是否存在反饋
C.是否具有記憶功能
D.是否輸出結(jié)果隨時(shí)鐘不斷變化
您可能感興趣的試卷
你可能感興趣的試題
A.全擺幅
B.無(wú)比邏輯
C.無(wú)靜態(tài)功耗(忽略器件漏電流)
D.低阻抗輸出
A.靜態(tài)互補(bǔ)CMOS邏輯
B.動(dòng)態(tài)邏輯
C.傳輸管邏輯
D.偽NMOS邏輯
A.靜態(tài)互補(bǔ)CMOS
B.偽NMOS
C.CPL
D.差分多米諾邏輯
A.一級(jí)多米諾邏輯由一個(gè)動(dòng)態(tài)邏輯門(mén)和一個(gè)靜態(tài)反相邏輯門(mén)串聯(lián)而成
B.彼此串聯(lián)的一組多米諾邏輯的預(yù)充和求值是并行進(jìn)行的,因此速度很快
C.多米諾邏輯工作的最高時(shí)鐘頻率主要由各級(jí)門(mén)的求值時(shí)間之和決定
D.為了提高性能,多米諾邏輯中的輸出反相器往往采用high-skew反相器
A.VDD/2
B.閾值電壓VT
C.VDD
D.VDD-VT
最新試題
電子封裝是指對(duì)電路芯片進(jìn)行包裝,進(jìn)而保護(hù)電路芯片,以免其受到外界環(huán)境影響的包裝。
QFP的結(jié)構(gòu)形式因帶有引線框(L/F),對(duì)設(shè)定的電性能無(wú)法調(diào)整,而B(niǎo)GA可以通過(guò)芯片片基結(jié)構(gòu)的變更,得到所需的電性能。
引線鍵合的參數(shù)主要包括()。
AUBM的形成可以采用()方法。
載帶自動(dòng)焊使用的凸點(diǎn)形狀一般有蘑菇凸點(diǎn)和柱凸點(diǎn)兩種。
下面關(guān)于PBGA器件的優(yōu)缺點(diǎn),說(shuō)法錯(cuò)誤的是()。
使用3D封裝技術(shù)可以實(shí)現(xiàn)40~50倍的成品尺寸和重量的減少。
制造和封裝工藝過(guò)程中的材料性能是決定材料應(yīng)用的關(guān)鍵,制造性能主要包括()。
為了獲得好的性能,塑封料的電學(xué)性必須得到控制。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個(gè)數(shù)。